7nm，5nm，1nm，芯片线宽会越来越小吗？

早在2016年，《科学》杂志就报道了劳伦斯伯克利国家实验室(Lawrence Berkeley National Laboratory)的研究成果：世界上最小的晶体管——1纳米栅极长度的二硫化钼（MoS2）晶体管。

进一步缩小晶体管尺寸是提高计算机算力和打破技术瓶颈的重要突破口。晶体管越小，芯片上的容量就越大，处理器的速度就越快，计算机效率也就越高。多年来，计算机行业一直受摩尔定律的支配。摩尔定律指出，半导体电路中的晶体管数量每两年就会翻一番。但展望未来，摩尔定律开始遇到麻烦。所谓的麻烦，我指的是物理定律 。你看，虽然用硅制造7nm节点在技术上是可行的，但在那之后就遇到了问题，小于7nm的硅晶体管在物理上紧密相连，电子会经历量子隧穿效应 。因此，电子可以连续地从一个门流向下一个门，而不是停留在预期的逻辑门内，这在本质上使得晶体管不可能处于关闭状态 。

那么，如何拯救“失控的电子”呢？

工业界一直在压榨硅基底的每一点产能。通过将材料从硅换成二硫化钼（MoS2），我们就可以制造出一个只有1纳米长的栅晶体管，并像控制开关一样控制它

众所周知，晶体管由三个端子组成：源极，漏极和栅极。电流从源极流向漏极，并由栅极控制，栅极根据施加的电压而进行导通或关断电流。

硅和二硫化钼（MoS2）都具有晶格结构，但是通过硅的电子有效质量比二硫化钼（MoS2）小。当栅极长度为5纳米或更长时，硅晶体管可以正常工作。但当栅极长度小于这个长度时，一种叫做量子隧穿的量子力学现象开始出现，栅势垒就不再能够阻止电子从源极流入漏极。这意味着我们不能关闭晶体管，即电子失去了控制。

而通过二硫化钼（MoS2）的电子有更高的有效质量 ，他们的流动可以通过更小的门长度来控制。二硫化钼（MoS2）也可以缩小到原子般的薄片 ，大约0.65纳米厚，且具有较低的介电常数（反映了材料在电场中存储能量的能力）， 这些特性，使得当二硫化钼（MoS2）栅极长度减少到1纳米时，也可以对晶体管内部电流流动进行有序的控制。

虽然劳伦斯伯克利国家实验室对此方案的可行性进行了实验验证，但不得不强调的是，这里的研究仍处于非常早期的阶段 。一个14nm的芯片上有超过10亿个晶体管，而伯克利实验室团队还没有开发出一种可行的方法来批量生产新的1nm晶体管，甚至还没有开发出使用这种晶体管的芯片 。但是哪怕仅仅作为概念的证明，这里的结果仍然是非常重要且令人鼓舞的的，期待后续新材料的发现可以继续允许更小的晶体管尺寸，并随之提高未来计算机的功率和效率。

参考文献：

【1】https://www.theverge.com/circuitbreaker/2016/10/6/13187820/one-nanometer-transistor-berkeley-lab-moores-law

【2】https://newscenter.lbl.gov/2016/10/06/smallest-transistor-1-nm-gate/

【3】https://science.sciencemag.org/content/354/6308/99/tab-figures-data

CPU性能是如何提升的？频率与IPC科普

不管是消费级市场的AMD和英特尔，还是在商用领域的各种国产芯片厂商，用户评判CPU芯片产品好坏的标准只有一个，那就是性能。一般用户判断CPU性能只用看处理器的实际表现就足够了，而在业界，CPU处理器的性能有一个标准的判断公式：CPU性能=IPC×频率。这个公式最早由英特尔提出，并被广泛认可。

九代酷睿

其中频率我们都不陌生，也就是MHz的时钟速度，也是最近两年CPU一直在炒作的话题。频率越高，处理器指令执行越快，在实际应用中的表现是频率越高软件打开速度越快渲染时间少，游戏帧数高等。

说道频率，就不得不提到现在火热的CPU制成工艺，也就是大家经常听到的14nm、12nm，7nm等话题。这些CPU半导体工艺上所说的多少nm艺并不是芯片里面晶体管的大小，而是芯片上晶体管门电路的宽度，门电路之间连线的宽度与门电路的宽度相同，所以线宽就是制程工艺所描写，现阶段主要以纳米（nm）为单位。

制程工艺越小越精密，门电路的宽度也就越小，晶体管就可以做得更小、更密集，从而晶圆也就更小，芯片本身没有变得更复杂，这样就让成本降低不少。

晶圆

台积电曾经说过这些晶体管的性能是不变的，只是工艺越高级如14nm到10nm，芯片能承载的晶体管会越多，从而减低成本，工艺的提升主要是减少芯片的发热和功耗，所以通常芯片制程工艺上升之后，芯片的频率也会随着提高。

基于台积电7nm工艺的三代锐龙

而IPC就很复杂了，全称是instruction per clock，译指CPU每一时钟周期内所执行的指令多少， IPC是由处理器的设计架构所决定的，设计架构决定了处理器的IPC高低，所以想要提升IPC，就得对设计架构进行升级。

早期酷睿架构

前几年因为CPU市场的整体设计架构没有太大的变化，IPC的概念和声量越来越小，直到最近两年AMD的Zen+和Zen2的到来，才让大部分人知道CPU的性能表现，不只取决于频率。

所以CPU性能的提升不仅依赖于工艺进步，架构的不断升级也是关键，芯片的设计制造都有自己的一套逻辑和规律，工艺和架构的进步费时、费力而且烧钱，还得有天马行空般思维的天才带领才行。这个行业的进步只有一步一个脚印，没有侥幸和弯道超车的说法。

(7368177)

相关问答

【常规电子芯片的线宽约为1μm，目前世界上最先进的电子芯片...

[最佳回答]0.13×10-6(或1.3×10-7),7×10-9由1μm=103nm=10-6m,可知世界上最先进的微电子器件芯片中的线宽已降到0.13μm=0.13×103nm=0.1...

PCB布线时,芯片下面可以走线或加过孔吗?在一般的电路中(单片...

在一般的电路中(单片机),过孔的大小及线宽最好为多少MM(注:是MM)台式电脑讨论回答(4)可以走线,最好只走信号线,电流过大的不适合走在芯片下面,对于一般的PCB...

射频信号的线宽要求?

1是非常高的,通常需要在几千赫兹或更小的范围内。2这是因为射频信号的线宽直接影响到信号的传输质量,较小的线宽可以提高信噪比、减小失真等,对于一些高精度...

...量集成电路技术先进程度的标志之一，线宽越小，集成电_作业帮

[最佳回答](1)m(米)mm(毫米)(2)130

13纳米芯片多大?

13nm为130亿分之一米,不是指的芯片上每个晶体管的大小,也不是指用于蚀刻芯片形成电路时采用的激光光源的波长,而是指芯片上晶体管和晶体管之间导线连线的宽度...

中国芯片制造最小多少纳米?国产可以在市场使用的又多少纳米?

采用台积电代工可以达到7nm,中芯国际大致28nm。就芯片技术而言,也不是线宽越小水平就越高,还和设计有极大的关系。而且有些高端数模混合芯片基本不会用类似7nm...

CPU上的纳米是啥子意思?

1.纳米是指一种长度单位,等于十亿分之一米,用符号nm表示。2.在CPU上的纳米指的是制造CPU芯片时所采用的制程工艺技术,即制造芯片的线宽。纳米数越小,表示制...

CPU的制程瓶颈是多少纳米?到了瓶颈或者说极限后怎么办?

.这个极限就是微电子线路的量子力学极限,也是人们担心摩尔定律会在10~20年内失效的主要原因。根据量子力学计算,硅芯片中线宽低于10nm左右的时候,电子的量子...

60芯片多少纳米?

60芯片不是一种标准芯片型号。60纳米是指芯片制造工艺的尺寸。60纳米表示芯片的最小特征尺寸为60纳米,即电路元件最小线宽为60纳米。然而,现代芯片制造工艺已...

(2010•锦江区模拟)“线宽”指的是集成电路内部电路导线的宽...

[最佳回答]1μm=103nm,因此0.13μm=1.3×102nm;72km/h=723.6m/s=20m/s.故答案为:1.3×102;20