芯片供应商
HOME
芯片供应商
正文内容
芯片的ce 含新冠在内6项病毒核酸检测芯片试剂盒获欧盟CE认证
发布时间 : 2025-07-09
作者 : 小编
访问数量 : 23
扫码分享至微信

含新冠在内6项病毒核酸检测芯片试剂盒获欧盟CE认证

中新网北京3月27日电 (周梦 王雪芝)3月26日,博奥生物集团的六项呼吸道病毒核酸检测试剂盒(恒温扩增芯片法,简称博奥芯片试剂盒)获CE-IVD认证。欧盟CE认证表明,该产品符合欧盟医疗器械相关指令的符合性要求,具备欧盟市场的准入条件,将为欧洲地区的新冠疫情防控工作提供强有力的高效检测工具。

3月26日,博奥生物集团的六项呼吸道病毒核酸检测芯片试剂盒(恒温扩增芯片法)获CE-IVD认证(证书号:60354619-001)。 博奥生物集团供图

该病毒核酸检测芯片试剂盒由博奥生物集团旗下博奥晶典联合清华大学、四川大学华西医院共同设计开发,包括新冠病毒(2019-nCoV)在内的六项呼吸道病毒核酸检测试剂盒(恒温扩增芯片法),英文名:Respiratory Virus Nucleic Acid Detection Kit (Isothermal Amplification Chip Method)。

图为博奥生物集团旗下博奥晶典医学服务部牛鹏飞作为驰援武汉的技术检验团队成员之一,在火神山医院中工作。 博奥生物集团供图

截至北京时间3月27日7时,美国约翰斯·霍普金斯大学发布的实时数据显示,全球新冠肺炎累计确诊病例已经突破50万,死亡病例超2.3万。

博奥芯片试剂盒由中国工程院院士、清华大学医学院讲席教授、博奥生物集团总裁程京牵头,依托在病原微生物精准诊断领域的丰富经验和技术积累,率领博奥集团在短短一周时间内,开发出全球唯一一款能在1.5小时内检测包括新型冠状病毒(2019-nCoV)在内的“六项呼吸道病毒核酸检测芯片试剂盒”,并于2月下旬获得国药监局应急审批批准(注册证编号:国械注准20203400178)。

3月26日,博奥生物集团的六项呼吸道病毒核酸检测芯片试剂盒(恒温扩增芯片法)获CE-IVD认证,并已经捐赠到意大利、格鲁吉亚等疫情较为严重的国家和地区。 博奥生物集团供图

此次获欧盟CE-IVD认证的博奥芯片试剂盒,已在中国多地广泛使用。第一批向武汉捐赠的1.2万人份的芯片试剂盒,已用于华中科技大学附属协和医院、同济医院、火神山医院和湖北省人民医院的临床诊治。

检测时,只需采集患者的鼻、咽拭子等分泌物样本,在1.5小时内,便可一次性检测包括新型冠状病毒在内的6种呼吸道常见病毒,不仅能帮助医务人员快速区分正常人和新型冠状病毒感染者,还能有效鉴别流感患者和新冠肺炎患者,从而实现对患者的精准诊断及后续的精准治疗。

除此次获得欧盟CE-IVD认证的六项呼吸道病毒核酸检测试剂盒(恒温扩增芯片法)以外,博奥另外一款覆盖呼吸道细菌感染快速检测的呼吸道病原菌核酸检测试剂盒和配套仪器——恒温扩增微流控核酸分析仪,已分别于2016和2017年获得欧盟CE认证。至此,博奥研制完成了细菌、病毒全覆盖的呼吸道病原体核酸快速检测系统,不仅可用于发热门诊患者的快速鉴别诊断,同时还将成为重症和危重症患者救治的有力武器。

3月26日,博奥生物集团的六项呼吸道病毒核酸检测芯片试剂盒(恒温扩增芯片法)获CE-IVD认证,并已经捐赠到意大利、格鲁吉亚等疫情较为严重的国家和地区。 博奥生物集团供图

目前,“六项呼吸道病毒核酸检测芯片试剂盒”已经捐赠到意大利、格鲁吉亚等疫情较为严重的国家和地区。(完)

技经观察丨芯片3D封装——延续摩尔定律的重要技术方向之一

芯片3D封装技术,又称为叠层芯片封装技术,是指在不改动封装体尺寸的前提下,在一个封装体内的垂直方向叠放两个以上芯片的封装技术。近年来,支撑3D封装的关键技术硅通孔(Through Silicon Via,TSV)不断获得突破,国际芯片巨头加快布局,以TSV为核心的3D封装技术已成为业界公认的新一代封装技术的重要发展方向。在后摩尔时代,如何结合我国芯片封装产业优势,发力3D封装关键共性技术,以抢占机遇实现逆势突围,是十分值得探究的问题。

一、芯片发展迈入后摩尔时代

长期以来,芯片制程微缩技术一直驱动着摩尔定律的延续。从1987年的1um制程到2015年的14nm制程,芯片制程迭代速度一直遵循摩尔定律的规律,即芯片上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。但2015年以后,芯片制程的发展速度进入了瓶颈期,7nm、5nm制程的芯片量产进度均落后于预期。全球领先的晶圆代工厂台积电3nm制程芯片量产遇阻,2nm制程芯片的量产更是排到了2024年后,芯片制程工艺已接近物理尺寸的极限1nm,芯片产业迈入了后摩尔时代。

在后摩尔时代,芯片的发展逐渐演化出了不同的技术方向。其中之一的“More Moore”方向,主要是研发新方法沿着摩尔定律的道路继续向前推进,不断缩小芯片制程。而另一个方向则是“More than Moore”(超越摩尔),主要是发展之前摩尔定律演进过程中未开拓的技术方向。先进封装便是超越摩尔技术方向的一种重要实现路径。

来源:ARM

二、封装技术概况

芯片封装是芯片成品至关重要的一步,在过去,封装定义为保护电路芯片免受周围环境的影响,包括来自物理、化学方面的影响。随着芯片技术的不断发展,封装技术在提高芯片性能方面也开始扮演了重要的角色。

据《中国半导体封装业的发展》报告,迄今为止全球芯片封装产业可分为五个发展阶段,自第三阶段起的封装技术统称为先进封装技术。第一阶段 是20世纪70年代的元件插装,特点是用针脚引出电极连通电信号,主要包括直插型封装(DIP)等技术。第二阶段 是20世纪80年代的表面贴装,特点是用更细更短板的引线代替针脚,直接贴装至印刷电路板(PCB),主要包括小外形封装(SOP)等技术。第三阶段 是20世纪90年代的面积阵列封装,特点是用体积更小的焊球点代替引线,通过芯片倒扣的方式进行倒装以提升晶体管密度,主要包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、晶圆级封装(WLP)等技术。第四阶段 是20世纪末的异质整合,特点是将不同类型、功能的芯片整合在同一个封装体内,主要包括多芯片组封装(MCM)、系统级封装(SiP)等技术。第五阶段 是21世纪初的3D堆叠,特点是将多个芯片在垂直方向上进行封装,主要包括倒装芯片(Flip Chip)、硅通孔(TSV)等技术。

随着芯片产业的迅速发展,芯片间数据交换也在成倍增长,传统的芯片封装方式已经不能满足巨大的数据量处理需求。另外,随着“More Moore”技术路线逐步进入物理极限,制程工艺提升放缓,以3D堆叠封装为代表的先进封装技术将成为未来的重要发展方向。例如,苹果公司在2022年春季推出的M1 Ultra芯片就是通过UltraFusion 3D封装架构将两个M1 Max芯片互联,打造出一款M1系列史上性能最强的SoC芯片。近年来,支撑3D封装的关键技术TSV不断获得突破,国际芯片巨头加快布局,以TSV为核心的3D封装技术已成为业界公认的新一代封装技术的重要发展方向。

三、3D封装技术发展现状

芯片3D封装,又称为叠层芯片封装技术,是指在不改动封装体尺寸的前提下,在一个封装体内的垂直方向叠放两个以上芯片的封装技术。近二十年来,3D封装沿着封装堆叠及IC裸芯片焊接(键合)技术方向经历了三个重要的技术工艺阶段:丝焊技术工艺、倒装芯片技术工艺和通孔技术工艺,其中通孔技术工艺中的TSV技术被称为第四代封装技术。

TSV技术可以穿过硅基板实现硅片内部垂直电互联,这项技术是目前唯一的垂直电互联技术,是实现3D先进封装的关键技术之一。TSV采用金属-金属键合和高分子粘结键合技术,通过铜、钨、多晶硅等导电物质的填充进行硅通孔的垂直电互连,从而实现晶圆堆叠、芯片堆叠。TSV技术通过垂直互连减小了芯片间互联长度和信号延迟,降低了电容,实现了芯片间的低功耗和高速通讯,大幅提升了提升芯片性能,是解决摩尔定律失效的重要技术之一。全球政府机构和科技巨头已加大对3D封装技术的重视力度,并进行早期布局。

美国DARPA的NGMM项目。 2022年8月,美国国防部高级研究计划局(DARPA)宣布设立“下一代微电子制造”(NGMM)研究项目。该项目旨在创建一个三维异构集成(3DHI)设计与工艺研究公共平台,其中TSV技术是其重要的研究方向。DARPA表示,微电子制造的下一个主要浪潮将需要不同材料和组件的异构集成,不同来源、不同功能乃至不同材料的器件堆叠封装,将有可能实现功能与性能的革命性改进。

来源:DARPA

台积电3D Fabric联盟。 2022年10月,台积电宣布成立3D Fabric联盟,以推动3D半导体发展,目前已有19个合作伙伴同意加入,包括美光、三星、SK海力士等,这是台积电在开放创新平台(OIP)中首次邀请芯片封装厂商作为伙伴加入。台积电表示,3D Fabric联盟将协助客户实现芯片系统级创新的快速迭代,并采用台积电完整的3D硅堆叠先进封装等技术来满足下一代芯片的性能需求。

来源:TSMC

三星X-Cube 3D封装技术。 2020年8月,三星公布了其名为“eXtended-Cube”的3D封装技术,简称“X-Cube”。该技术采用TSV进行芯片间垂直互联,能大幅缩短裸芯片间的信号距离,提高数据传输速度和降低功耗。2022年10月,三星电子代工业务总裁Si-young Choi在三星晶圆代工论坛上表示,三星采用微凸块连接的X-Cube 3D封装技术将在2024年做好大规模量产的准备,无凸块的X-Cube封装技术将在2026年问世。

来源:Samsung

四、3D封装技术的挑战和前景

在后摩尔时代,随着芯片制程工艺逐渐逼近物理尺寸极限,3D封装技术正成为提升芯片集成度和性能的重要技术路线,这将推动半导体价值链向后道工艺移动。同时,3D封装技术对于芯片架构具有革命性的影响,这种影响将会传递到整个芯片产业链,并引起产业链中前道工艺和后道工艺协作机制的变化。比如,在3D封装技术路线的影响下,芯片设计将不再是单芯片设计问题,而是将逐渐演变成更为复杂的多芯片系统设计工程,还会对电子设计自动化(EDA)算法引擎提出更高的要求。

目前,我国芯片产业发展迅速,封装技术发展接近国际先进水平,但芯片产业发展主导能力有待加强。未来,我国应在先进封装领域强化政府引导作用,构建以关键共性技术为突破点的支持政策体系,实现逆势突围,提高芯片产业的竞争力。

参考资料:

[1]国务院关于印发《新时期促进集成电路产业和软件产业高质量发展若干政策》的通知[EB/OL]. http://www.gov.cn/zhengce/content/2020-08/04/content_5532370.htm

[2]王若达, 先进封装推动半导体产业新发展[C]. 中国集成电路, 2022.

[3]John H. Lau, Recent Advances and Trends in Advanced Packaging[C]. IEEE Xplore, 2022.

[4]半导体封测专题报告[R]. 东莞证券

[5]3D-STACKED CMOS TAKES MOORE’S LAW TO NEW HEIGHTS[EB/OL]. https://spectrum.ieee.org/3d-cmos

[6]HOW THE FATHER OF FINFETS HELPED SAVE MOORE’S LAW[EB/OL]. https://spectrum.ieee.org/how-the-father-of-finfets-helped-save-moores-law

[7]Intel Proposes New Path for Moore's Law With 3D Stacked Transistors[EB/OL]. https://www.electronicdesign.com/technologies/embedded-revolution/article/21183706/electronic-design-intel-proposes-new-path-for-moores-law-with-3d-stacked-transistors

[8]As Moore's Law slows, high-end applications may feel the effect, MIT scientist warns[EB/OL]. https://www.zdnet.com/article/as-moores-law-slows-high-end-applications-may-feel-the-effect-mit-scientist-warns/

[9]A view on the 3D technology landscape[EB/OL]. https://www.imec-int.com/en/articles/view-3d-technology-landscape

[10]攻下先进封测成为我国半导体发展的重中之重[EB/OL]. https://www.elecfans.com/d/821693.html

[11]萨科微,3D封装将成为主要工艺!芯片巨头决战先进封装![EB/OL]. https://www.slkormicro.com/other-else-63359/53725.html

[12]滕冉, “十四五”期间我国集成电路行业发展趋势特征分析[C]. 中国集成电路. 2021.

[13]我国封装技术有望逐渐进入国际主流领域[J]. 中国电子报

[14]3D TSVs are essential for Heterogeneous Integration,HPC and High-end Memory[EB/OL]. https://www.3dincites.com/2016/10/3d-tsv-technologies-are-essential-for-the-development-of-heterogeneous-interconnection-high-end-memory-and-performance-applications/

[15]王晓明. 后摩尔时代的3D封装技术——高端通信网络芯片对3D封装技术的应用驱动[C]. 中兴通讯技术. 2016.

作者简介

刘纪铖 国务院发展研究中心国际技术经济研究所研究二室,助理分析员

研究方向:信息领域战略、技术和产业前沿

联系方式:liujc206@163.com

作者简介

唐乾琛 国务院发展研究中心国际技术经济研究所研究二室,三级分析员

研究方向:信息领域战略、技术和产业前沿

联系方式:tangqc96@163.com

编辑丨郑实

研究所简介

国际技术经济研究所(IITE)成立于1985年11月,是隶属于国务院发展研究中心的非营利性研究机构,主要职能是研究我国经济、科技社会发展中的重大政策性、战略性、前瞻性问题,跟踪和分析世界科技、经济发展态势,为中央和有关部委提供决策咨询服务。“全球技术地图”为国际技术经济研究所官方微信账号,致力于向公众传递前沿技术资讯和科技创新洞见。

地址:北京市海淀区小南庄20号楼A座

电话:010-82635522

微信:iite_er

相关问答

oe/ce是啥键?

CE叫做清除键。按CE键是仅清除当前屏幕显示的数字,而运算继续。可以清除最后输入的错误数据。连加连减的时候输入错误只要按一下CE键,然后再输入正确的数据就...

插卡电度表在插卡时出现E=CE是什么故障?

插卡电度表在插卡时出现E=CE“卡错提示”,说明是卡有问题或者卡插反了。如果是卡有问题换新卡,用母卡授权,把金额转过去。如果是卡插反了,调过来即可。预...

芯片上印字为:80yl6cejz是什么芯片?

嗯有可能是两个NPN三极管,你测量一下,1,2,6脚是一个三极管,3,4,5脚是另一个三极管,其中1脚是发射极,2脚是基极,6脚是集电极,另一个3脚是集电极,4脚是...嗯有...

80yl6cejz是什么芯片?芯片上印字为?

后面三个字母一般都是标识系列也就是厂家的牌子。470和220一般指容量,单位是uf。2r这个代码就需要查询厂家的编码指的是多少的电压,单位是伏「V」。例如我司产...

ram芯片ce端口和cs端口的区别?

在RAM芯片中,CE(片选使能信号)端口和CS(片选信号)端口都是用来选择芯片的操作模式的信号线。区别如下:1.CE端口:CE端口是RAM芯片上用来控制片选的端口...

CS和CE是不是都是片选信号?有什么区别?

一个叫做片选信号,一个叫做使能信号,cs,片选,S是select,CE使能信号,E是enable.先片选再使能芯片才工作,,片选只是选择了芯片但没有使能信号也是不工作的一个...

m9s8ac32ce是什么芯片-ZOL问答

很抱歉,我无法从提供的信息中确定您所指的m9s8ac32ce芯片的具体型号。要确定该芯片的详细规格和功能,建议您查看相关文档或咨询该芯片制造商。我将尽力为您提...

根据EPROM芯片:2716、2732、2764、27128、27256、27512的容...

[最佳回答]2716:2K0000H-07FFH2732:4K0000H-0FFFH2764:8K0000H-1FFFH27128:16K0000H-3FFFH27256:32K0000H-7FFFH2...

生物芯片常用的标记方法有哪些?_作业帮

[最佳回答]生物芯片中的标记方法:荧光标记法、化学发光法和同位素标记法.目前比较常用的是荧光标记法

cs和ce哪个好?

选择CS还是CE,需要考虑个人的兴趣、职业规划和行业发展趋势。计算机科学(CS)是一个广泛的领域,涵盖了计算机系统的设计、实现、应用和开发等方面。如果你对算...

 手球场地  蓝海一加一 
王经理: 180-0000-0000(微信同号)
10086@qq.com
北京海淀区西三旗街道国际大厦08A座
©2025  上海羊羽卓进出口贸易有限公司  版权所有.All Rights Reserved.  |  程序由Z-BlogPHP强力驱动
网站首页
电话咨询
微信号

QQ

在线咨询真诚为您提供专业解答服务

热线

188-0000-0000
专属服务热线

微信

二维码扫一扫微信交流
顶部